DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

01676160 **Image available**

COMPLEMENTARY THIN FILM TRANSISTOR

PUB. NO .:

60-154660 [JP 60154660 A]

PUBLISHED:

August 14, 1985 (19850814)

INVENTOR(s): OSHIMA HIROYUKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

59-011363 [JP 8411363]

FILED:

January 25, 1984 (19840125)

INTL CLASS:

[4] H01L-027/08; H01L-021/84; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 367, Vol. 09, No. 321, Pg. 153,

December 17, 1985 (19851217)

ABSTRACT

PURPOSE: inexpensively manufacture a complementary thin film Tr by a To method by adding both a doner and an acceptor as impurities of either one source, drain region of P-channel and N-channel thin film transistors.

CONSTITUTION: The channel regions 202, 203 of P type and N type thin films TR are formed on an insulating substrate 201. Then, gate insulating films 204, 205 and gate electrodes 206, 207 are further formed. Subsequently, after B is implanted, an activation is executed as an acceptor, and a P type semiconductor is formed. Thus, the source, drain regions 209, 210 of the P-channel TR are formed. In this case, acceptors are added similarly to the regions 211, 212 to become source, drain regions of the N-channel TR. Thereafter, the P-channel TR is patterned, P is then implanted, an activation is executed as a doner. Thereafter, an interlayer insulating film 215 is accumulated by the normal method. Further, source electrodes 216, 218 and drain electrodes 217, 219 are formed.

DIALOG(R)File 352:DERWENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

004412256

WPI Acc No: 85-239134/198539

Complementary thin-film transistor - has P-channel thin-film transistor containing both acceptor and donor and N-channel thin-film transistor NoAbstract Dwg 0/4

Patent Assignee: SUWA SEIKOSHA KK (SUWA) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP **60154660** A 19850814 JP 8411363 A 19840125

198539 B

Priority Applications (No Type Date): JP 8411363 A 19840125

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 60154660 A 18

Title Terms: COMPLEMENTARY; THIN; FILM; TRANSISTOR; P; CHANNEL; THIN;

FILM;

TRANSISTOR; CONTAIN; ACCEPT; DONOR; N; CHANNEL; THIN; FILM;

TRANSISTOR;

NOABSTRACT

Derwent Class: U11; U12; U14

International Patent Class (Additional): H01L-021/84; H01L-027/08;

H01L-029/78 File Segment: EPI

69日本国特許庁(JP)

30 特許出國公開

♥ 公開特許公報(A) 昭60 - 154660

@Int_CI_4

激別記号

厅内整理番号

②公開 昭和60年(1985)8月14日

27/08 H 01 L 21/84 29/78

102

6655-5F 7739-5F

8422-5F 未請求 発明の数 2 客在請求 (全4頁)

❷発明の名称

相補型薄膜トランジスタ

弘

和特 图 图59-11363

顧 昭59(1984)1月25日 会生

伊発 去

之 预訪市大和3丁目3番5号 株式会社諏訪精工会内

人 株式会社諏訪精工舎 砂田 5

東京都新宿区西新宿2丁目4番1号

弁理士 最上 19代 理 務

発明の名称

相補證幕膜トランジスタ

停許請求の範囲

(1)ソース・ドレイン仮装の不純物として、アク セプタとドナーの双方を含むアナヤネル型専展ト ジスタと、ドナーのみを含むまチャネル型準 裏トランジスタから構成されたことを特徴とする 相補型薬菓トランジスタ。

四ソース・ドレイン領域の不純物として、アク セプチのみを含むアチヤネル型帯膜トランツスチ と、ドナーとアタセプタの双方を含む耳チャネル 型準護トランジスタから構成されたことを特徴と する相様可濃重トランジスター

発明の詳細を説明

く技能分野>

本発明はアチャネル整御裏トランジスタとます ヤネル亜海属トランジスメを集積化した相補豊彦 膜トランジスタに関する。

く従来技術>

近年、絶穀基板上に薄膜トランジスタを形成す る技術の研究が活発に行われている。との技術は、 安価な透明絶象基板を用いて高品質の薄形デイス プレイを実現するアクティブマトリックスパネル、 あるいは通常の半導体集積固路上にトランジスタ たどの観動業子を形成する三次元集積回路、ある いは安価で高性能をイメージセンサ、あるいは高 密度のメモリーなど、数多くの応用が期待される ものである。

これらの応用では、薄膜トランジスメを単せる データのスイッチング表子として用いるのみでは なく、薄膜とランツスタでロジフタ回路を構成す るととが影束される。

との場合、一般に素子数が多くたるため、消費 電力を低減させる上で相補構成(CMGB)化が 必要とたる。 例えばアグティブマトリッタスペネ ,面集数に応じた数のシフトレジスタヤペッファ、 あるいはアナログスイッナなどが必要となる。
一般には 5 0 0 段以上のシフトレジスタを内蔵しなくてはならない。また、三次元集積回路やイメージセンサ、あるいは高密度メモリーなどの場合でも多数の業子が必要とされることは容易に類様である。とのように素子数が多い場合、その消費を用補構成にすることが必須となる。

しかし、相補型減膜トランジスタは、Pチャネル型とメチャネル型の双方を集積化するため製造方法が複雑になり、したがって製造コストが高いという問題点を有してかり、このため、従来、充分な検討が行なわれてからず、実用化レベルに達していなかった。

く目的>

:=7

本発明はこのような問題点を除去するものであ り、その目的とするところは、相補型準製トラン ジスタを簡単を製造方法で安価に提供することに ある。

く概要>

本発明は、Pチャネル型専展トランジスタとBチャネル型専膜トランジスタのいずれか一方のソース・ドレイン領域の不純物として、ドナーとアクセプタの双方を最加したことを特徴とする相補型薄膜トランジスタを提供するものである。
<実施例>

以下、実施例に基づいて、本発明を詳しく説明する。

第1回は本発明による相補型お除トランジスタの構造を示す断面図の1個である。101がドチャル型溶膜トランジスタ、102がメチャル型溶膜トランジスタ、103はガラス、石炭とはガラス、石炭とはガラス、石炭とはがある。104,105はデャネルの酸を含み消化を変換、105はドレインのはドレインのはなである。1110に低、111はゲート他最終、112,113はドレインに低、1111はゲートを開発を表現してあり、1111はゲートを開発を表現してあり、1111はゲートを開発を表現してあり、1111はゲートを開発を表現してあり、1111はゲートを開発を表現してあり、1111はゲートを表現を表現してあり、1111はゲートを表現を表現してあり、1111はゲートを表現を表現してあり、1111はゲートを表現を表現してあり、1111はゲートに低、1111はゲートに低、1111はゲートに低、1111はアースに低、1116、118はドレインに

極である。本発明の特徴は、ソース<u>・ドレイン領</u> 域の構成にあり、下記のいずれか一方の構成を取 る。

(2) アチヤネル型再膜トランジスタのソース・ドレイン領域はアクセブタのみを含有し、メチャネル型薄膜トランジスタのソース・ドレイン領域はドナーとアクセブタの双方を含有する。

すなわち、従来の相補型薄膜トランジスタでは アチャネル型のソース・ドレイン領域はアクセブ タのみを、ヨチャネル型のソース・ドレイン領域 はドナーのみを含有するのに対して、本発明では いずれか一方のソース・ドレイン領域にドナーと アクセブタの双方を含有せしめる。このような解 成を取っても、半導体のP型あるいはB型の制御 は関題なく行なえる。

第2回は第1回に示した本発明による相補型率

膜トランジスタの製造方法を示す図である。まず 第2図(a)のように、 絶縁落板201上に半寿 体容闘を堆積させた後、所望のパターンを形成し て、アチャネル艰楽終トランジスタのチャネル質 娘202及びNチヤネル型薄膜トランジスタのチ セネル領域203を形成する。その後、熱酸化法 や気相成長法を用いてゲート絶縁膜201。20 5 を形成し、さらにゲート電極206,207を 形成する。次に、第2図(も)のように、イオン 打ち込み法を用いてポロン208を1×10⁴⁸am⁻⁸打 ち込む。打ち込まれたポロンは後の無処理で活性 化してアクセプタとなり、『型半導体を形成する。 これにより、Pチャネル競響数トランジスタのソ ース・ドレイン假域209,210が形成される。 この際、ヨチャネル型淳度トランジスタのソース ドレイン領域となるべき領域211,212K も同様にアクセブダが抵加される。次に、第2四 (c)のように、Pチヤネル型薄膜トランジスタ を、例えばフォトレジスト213で被覆して、り ンあるいはヒ無214を3×10^{44 cm⁻²打ち込む。打}

ち込まれたリンあるいはヒ雲比後の熱処理で活性 化してドナーとなる。したがって、仮娘211及 び212には、1×10¹⁴cm⁻¹に対応するアクセプタ と、B×104ac*化対応するドナーが含まれている。 イオン打ち込みの条件が最適化され、さらに活性 化率が充分に高ければ、この領域は、2×10¹⁸cm⁻² に対応するドナーのみが含まれる場合とほぼ等価 である。したがって、この領域の導電型はB型と たり、ヨチヤネル塑薄膜トランジスタのソース。 ドレイン領域を形成することにたる。最後に、第 2回(4)のように、イオン打ち込み時のマスク としたフォトレジストを除去した後、層間絶縁膜 215を堆積させる。さらにコンタクトホールを 開口した後、ソース電極216,218及びドレ イン電極217,219を形成して、本発明によ る相補型存膜トランジスタは完成する。

第8回は、このように構成された薄膜トランジスタのOB電流を示すグラフである。接続は薄膜トランジスタのOB電流であり、チャネル長10/mm ,チャネル毎10/mmのトランジスタに、ゲート電圧

が7.ドレイン電圧 5 ∀を印加したときのドレイン 電流と定義している。横輪は最初に全面に打ち込 むポロンのドーズ量である。2度目にミチャネル 領域のみに打ち込むリンの設度は3×10¹⁸ cm [™]でー 定である。グラフから明らかなように、ポロンのド ーズ量の増加と共化、Pチャネル豊薄膜トランツ スタのOF電流は増加し、1×10mm。以上で飲和 の傾向で見られる。一方、ヌチャネル収離肢トラ ンジスタのロ B 電流は L × 10⁴⁸cm⁻¹以下では圧とん ·ど変化したいが、1×10¹⁸cm⁻³以上で急激に減少す る。とれらの現象はいずれる、ソース・ドレイン 領域の抵抗を考慮するととによって説明できる。 士をわち、Pチャネル型準膜トランジスタのソー ス・ドレイン領域の抵抗はポロンのドーズ盤の増 大に伴なって減少するためON園遊は増加するが、 1 × 10¹⁸cm⁻¹以上では、ソース・ドレイン質量の抵 抗よりもナヤネル抵抗の方が支配的になるため、 これ以上ドーズ量を増してもOB電流は変化した い。一方、ヨチャネル型薄膜トランジスタのソー ス・ドレイン領域の抵抗は、ポロンのドーズ量と

リンのドーズ量(8 × 10¹⁸ cm⁻²) の双方で決定される。ポロンのドーズ量が少ないならばリンが支配的になりソース・ドレイン領域の抵抗は充分低くなるが、 1 × 10¹⁸ cm⁻² 以上になるとリン濃度を相殺してソース・ドレイン領域の抵抗が高くなり、ロヌ電流は減少する。第 8 図からわかるように、ポロンのドーズ量は 1 × 10¹⁸ cm⁻² が最適である。この時、双方のトランジスタは共に高い 0 m 電流を得ることができる。

無も図は、本発明による相補型薄膜トランジスタの特性を示すグラフである。機能はドレイン電液の対数値であり、機能はゲート電圧である。便宜上、アチャネル型薄膜トランジスタのゲート電圧の極性をエチャネル型薄膜トランジスタのものにそろえている。ドレイン電圧は5 ▼である。ソース・ドレイン領域の抵抗の影響も受けずに、良好なトランジスタ特性が得られている。

以上、ドチャネル型常膜トランジスタのソース ・ドレイン領域に、ドナーとアクセブタの双方を 含む場合について説明したが、ドチャネル型落膜 トランジスタのソース・ドレイン領域に、ドナーとアクセプタを含む場合についても本祭明は念く 同様に成立する。

く効果>

本発明によれば、ソース・ドレイン領域の抵抗 の悪影響を受けることなく、優れた特性を有する 相補型薄膜トランジスタを極めて簡単な製造方法 で得ることができる。すたわち、従来の如く、P チャネル型とメチャネル型を別々に作りこむので はなく、全体を一方のタイプで作り、その後、そ の一部を他方のタイプに作り変えるため、製造工 穏の態略化が実現される。具体的には、イオン打 ち込みのマスク形成回数を、従来の2回から1回 に減少させることが可能となる。元来、寝蹊トラ ンジスメは簡単な方法で製造できるところに特徴 があり、製造工型は極めて短い。したがって、そ の中のマスク形成工程が省略できることは、全体 の製造方法の簡略化に⇒いて復めて大きい比重を 有する。言い換えれば、薄膜トランジスタは、容 **易かつ安価に製造されたくては意味がたく、こと**

に薄膜トランジスタを相補型に構成する最大問題 点があったが、本発明によれば、元来の特徴を生 かした簡単な製造方法で実現できる相補型幕膜♪ ランジスタを安価に提供することができる。

図面の簡単な説明


第1四は本発明による相補型 滞膜トランジスタ の得造を示す断面図である。

第2図(a)~(a)仕本発明による相補型薄膜トラン ジスタの製造方法を示す図である。


第8図は本発明による相補遺跡膜トランジスタ の O N 電流とアクセプタ濃度の関係を示すグラフ である。

第4図は本発明による相補避薄膜トランジェタ の特性を示すグラフである。







1 図



第 2 図



第 3 図



第 4 図